# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-006072

(43)Date of publication of application: 12.01.1996

(51)Int.CI.

G02F 1/136 H01L 29/786

(21)Application number: 06-138976

(71)Applicant: MITSUBISHI ELECTRIC CORP

ASAHI GLASS CO LTD

(22)Date of filing:

21.06.1994


(72)Inventor: MAEJIMA TARO


## (54) FORMATION OF LAMINATED CONDUCTIVE FILM PATTERN

#### (57)Abstract

PURPOSE: To provide a method for forming conductive film patterns which prevent electrical shorting and corrosion by pinholes between the conductive films laminated via insulating films, etc.

CONSTITUTION: This method for forming the laminated conductive film patterns comprises forming the lower conductive film patterns having prescribed patterns on an insulating substrate and forming the upper conductive film patterns via at least the insulating films on the layers upper than the lower conductive film patterns. A positive type resist is applied on the insulating films so as to attain a prescribed film thickness after the insulating films 3 are formed on the layers upper than the lower conductive film patterns 2, 4 and before the upper conductive film 9 material is deposited. The entire surface is then irradiated with light of the quantity necessary for dissolving the positive type resist in a developer by as much as the prescribed film thickness thereof and thereafter, the resist is developed, by which the resist on the insulating films is removed. On the other hand, the positive type resist infiltrating the inside of the pinholes 7a, 7b of the insulating films is made to remain. The upper conductive film material is then deposited on the insulating films and is patterned, by which the upper conductive film patterns are formed.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平8-6072

(43)公開日 平成8年(1996)1月12日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G02F 1/136

500 H01L 29/786

9056-4M

H01L 29/78

311 A

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出願番号

(22)出願日

特願平6-138976

平成6年(1994)6月21日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(71)出願人 000000044

旭硝子株式会社

東京都千代田区丸の内2丁目1番2号

(72) 発明者 前島 太郎

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内


(74)代理人 弁理士 高田 守


## (54) 【発明の名称】 積層導電膜パターンの形成法

## (57)【要約】

【目的】 絶縁層を介して積層される導電膜間のピンホ ールなどによる電気的短絡や腐蝕をを防ぐ導電膜パター ンの形成法を提供する。

【構成】 絶縁基板上に所定のパターンを有する下部導 電膜パターンを形成し、該下部導電膜パターンより上層 に少なくとも絶縁膜を介して上部導電膜パターンを形成 する積層導電膜パターンの形成法であって、前記下部導 電膜パターン2、4より上層に絶縁膜3を設けたのち前 記上部導電膜9材料を堆積する前に該絶縁膜上にポジ型 レジストを所定の膜厚になるように塗布し、ポジ型レジ ストの所定の膜厚分が現像液に溶解するために必要な光 の量を全面に照射し、ついで現像して前記絶縁膜上のレ ジストを除去する一方、絶縁膜のピンホール7a、7b 内に侵入した前記ポジ型レジストを残存させ、つぎに絶 縁膜上に前記上部導電膜材料を堆積しパターニングする ことにより上部導電膜パターンを形成する。





- 性透明基板

- 半導体膜
- ピンホール
  - ソース/ドレイン電係

【請求項1】 絶縁基板上に所定のパターンを有する下 部導電膜パターンを形成し、該下部導電膜パターンの上 層に絶縁膜を設けるとともに該絶縁膜の上層にレジスト を所定の膜厚になるように塗布し、該レジストの所定の 膜厚分が現像液に溶解するために必要な光の量を全面に 照射し、ついで現像して前記絶縁膜の上層のレジストを 除去する一方、該絶縁膜のピンホール内に侵入した前記 レジストを残存させ、つぎに、該絶縁膜の上層に前記上 部導電膜材料を堆積しパターニングすることにより上部 10 導電膜パターンを形成することを特徴とする積層導電膜 パターンの形成法。

【請求項2】 請求項1記載の積層導電膜パターンの形 成法において、レジストへの光の照射工程を、全面照射 に代えて前記上部導電膜パターンが形成される箇所のみ に行う積層導電膜パターンの形成法。

【請求項3】 絶縁基板上に所定のパターンを有する下 部導電膜パターンを形成し、該下部導電膜パターンの上 層に絶縁膜を設けるとともに該絶縁膜の上層に第1のレ ジストを所定の膜厚になるように塗布し、該第1のレジ 20 それぞれ図5 (b)および図5 (c)に示す。 ストの所定の膜厚分が現像液に溶解するために必要な光 の量を前記上部導電膜パターンが形成される箇所のみに 照射し、ついで現像して前記光が照射されたレジストを 除去し、該絶縁膜の上層に前記上部導電膜材料を堆積 し、ついで該導電膜材料上に第2のレジストを塗布しパ ターニングすることにより上部導電膜パターンを形成 し、残存する第2のレジストおよび前記上部導電膜のパ ターニングにより露出した前記第1のレジストを同時に 除去することを特徴とする積層導電膜パターンの形成 法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、積層導電膜パターンの 形成法に関する。さらに詳しくは、所定のパターンを有 する下部導電膜上に設けられた絶縁膜にピンホールが形 成されても、上部導電膜との短絡を防止したり、上部導 電膜パターンを形成する際の現像液やエッチング液によ る下部導電膜の腐蝕を防止することができる積層導電膜 バターンの形成法に関する。

【0002】ここに積層導電膜パターンとは、金属膜ま 40 たはITO膜などの導電性材料からなり、電極や配線な どの所望の形状に形成された導電膜パターンが、少なく とも絶縁膜を介して積層されているものを意味する。

[0003]

【従来の技術】近年の情報化社会の発展には、めざまし いものがあり、薄膜トランジスタ(以下、TFTとい う)型液晶表示装置(以下、LCDという)に代表され る情報表示端末はその重要性、および有効性がますます 高まりつつある。TFT-LCDは、半導体と同様のプ ロセスを経て製造されるため、異物やピンホールなどの 50 かな塵埃でも不良の原因となるためなかなか効果として

影響を受け、歩留りを低下させる要因をその工程中に多 く有している。しかし、一方では、世の中の需要は高機 能の製品をより安い価格で提供することを求めており、 TFT-LCDメーカーは、より大型の基板を用いて、 多数個取りを行いコストを低減する努力を行っている。 【0004】前記のような基板の大型化は、近年のTF T-LCDメーカーにおける大きな流れの一貫ではある が、基板の大型化は逆に更なる異物の付着やピンホール などの膜欠陥の生成を増加させる方向にあり、歩留り低 下の要因となる。TFT-LCDは、直接人間が目で見 る製品のため、そのデバイス内にリペア配線などの冗長 配線を多く配置することがきわめて困難である。さら に、一つ一つのデバイスサイズが大きいため、工程内で 発生した欠陥によってそのパネルを排除することは、歩 留りを向上させる上できわめて損失が大きく、かつ重大 な問題となっている。

【0005】このようなTFT-LCDの一例のTFT と画素電極が設けられた基板の一画素分の平面図を図5 (a) に、そのB-B線断面図およびC-C線断面図を

【0006】TFTは、構造的にはゲート配線2a、ゲ ート電極2を下部構造として有し、そのうえにゲート絶 縁膜3、半導体層5、絶縁膜6を介してソース電極9お よびソース配線9aを形成して完成する。また画素部は 画素電極4の下に蓄積容量用電極11と絶縁膜10が設 けられ、蓄積容量が形成されている。このため、下部配 線であるゲート配線2aと上部配線であるソース/ドレ イン電極9およびその配線9 a の間、あるいは画素電極 4であるITO電極の上部または前記ソース配線9aと 30 ゲート配線2aとの間にピンホールがあると配線間ショ ートが起こり、ショートはデバイスにとってきわめて致 命的な欠陥となる。また画素電極上にピンホールがある とソース/ドレイン電極およびその配線のパターニング のためのレジスト現像液やエッチング液が侵入して画素 電極を腐蝕させるという問題がある。とくに、ソース/ ドレイン電極9およびその配線9aにアルミニウムを使 用すると、ITO膜の電解腐蝕がソース/ドレイン電極 パターンのレジスト現像時に発生しやすくなる。

【0007】従来は前記欠陥を低減するために、製造装 置および製造環境の徹底的なクリーン化を推進し、ピン ホールの発生を防止したり、あるいは特開平3-787 29号公報に示されているように、耐熱性の絶縁性樹脂 溶液の中に基板を浸漬し、電着法を用いて前記配線上の 絶縁膜に発生したピンホールを埋めたり、さらに特開平 1-283520号公報、特開昭63-266428号 公報に開示されているように、ゲート配線とソース配線 の交叉部分のみに有機、あるいは無機の絶縁膜をさらに 追加して形成することによってショートを防ぐ方法が採 られている。しかし、全体的なクリーン化の推進は、僅

現れにくい。また特開平3-78729号公報にあるような方法では、電着のための設備が必要であり、さらにプロセスが煩雑になるなどの弊害がある。さらに特開平1-283520号公報や特開昭63-266428号公報に示されるような方法では、配線のみに対して有効であり、画素電極上のショートの防止や画素電極の現像液などによる腐蝕の防止にはならないという欠点がある。

#### [0008]

【発明が解決しようとする課題】本発明は、際限なく繰 10 り返し行わなければならないクリーン化の推進や、大がかりな装置を必要とするピンホール除去の複雑なプロセスや、配線の交叉部のみに注目したピンホール対策に示されるような問題を解決するためになされたものである。たとえばゲート配線やゲート電極と画素電極上に形成された少なくとも絶縁膜の上層に、ソース/ドレインの電極や配線を形成する前に、前記絶縁膜の上層にポジ型フォトレジストを塗布し、塗布された膜厚分を感光するだけの量の光照射を行い、現像処理を施し、前記絶縁膜に発生しているピンホールをレジストで埋め、上部配 20線とのショートをあらかじめ防止することによってTFT-LCDなどの歩留りを簡便に、かつ、飛躍的に向上させることを目的とする積層導電膜バターンの形成法を提供することにある。

## [0009]

【課題を解決するための手段】本発明の積層導電膜パターンの形成法は、絶縁基板上に所定のパターンを有する下部導電膜パターンを形成し、該下部導電膜パターンの上層に絶縁膜を設けるとともに該絶縁膜の上層にレジストを所定の膜厚になるように塗布し、該レジストの所定 30の膜厚分が現像被に溶解するために必要な光の量を全面に照射し、ついで現像して前記絶縁膜の上層のレジストを除去する一方、該絶縁膜のピンホール内に侵入した前記レジストを残存させ、つぎに、該絶縁膜の上層に前記上部導電膜材料を堆積しパターニングすることにより上部導電膜パターンを形成することを特徴とする。

【0010】前記レジストへの光の照射工程を、全面照射に代えて前記上部導電膜バターンが形成される箇所のみに行うことにより、上部導電膜の現像およびエッチング時に画素電極などの上層にレジスト層を残存させるこ 40とができるため、画素電極などの腐蝕防止に一層効果がある。

【0011】さらに、前記上部導電膜バターンが形成される箇所のみ前記レジストである第1のレジストを除去して該絶縁膜の上層に前記上部導電膜材料を堆積し、ついで該導電膜材料上に第2のレジストを塗布しパターニングすることにより上部導電膜パターンを形成し、残存する第2のレジストおよび前記上部導電膜のパターニングにより露出した前記第1のレジストを同時に除去することにより、ITO膜上とゲート配線およびゲート電極50

上での反射率の違いによるピンホール内の第1のレジストの残存率を一定にすることができる効果がある。

#### [0012]

【作用】本発明の積層導電膜パターンの形成法によれば、レジストへの光照射量を前記絶縁膜または半導体膜などの積層膜表面より上部のみがアルカリ可溶となるように調整しているため、ピンホール内に埋まり込んだレジストは未露光部となり、アルカリ不可溶の性質を有し、現像処理後にも溶解されずにピンホール内にとどまる。そのためピンホールは閉塞され、上部導電膜材料がピンホールから侵入して下部導電膜とショートしたり、上部導電膜をパターニングするための現像液やエッチング液がピンホールから侵入して下部導電膜を腐蝕することを防止する。

## [0013]

### 【実施例】

[実施例1]本発明の積層導電膜パターンの形成法の一 実施例として、LCD-TFTの一方の基板に設けられ るTFTと画素電極および蓄積容量部の形成法を、図面 に基づいて説明する。

【0014】図1および図2は、アクティブマトリクス 型液晶表示素子の一方の基板に形成される一画素分のT FTおよび画素電極部の製造工程を示す断面説明図であ る。まず、図1 (a) に示されるように、ガラスなどか らなる絶縁性透明基板1にITO膜をスパッタ法などで 500~1000A程度堆積し、レジスト塗布、露光、 現像、エッチングのフォトリソグラフィ技術によりパタ ーニングを行い、蓄積容量電極11を形成する。 さらに その上にCVD法などによりシリコンチッ化膜などの絶 縁膜10を2000~3000A程度堆積し、パターニ ングする。ついで、ゲート線と一体であるゲート電極2 をたとえばクロム膜、アルミニウム膜、タングステン 膜、モリブデン膜などで、画素電極4をITO、酸化イ ンジウム、酸化スズなどで形成する。さらに、ゲート電 極2および画素電極4を覆うようにたとえばシリコンチ ッ化膜、シリコン酸化膜、酸化アルミニウム膜などから なるゲート絶縁膜3を形成する。そののち、たとえばア モルファスシリコン膜などからなる半導体膜5、たとえ ばシリコンチッ化膜などからなる絶縁膜6を順次成膜す

【0015】これらの膜の成膜方法は前述のスパッタ 法、CVD法に限るものではなく、絶縁膜については電 着法、浸漬法、蒸着法、陽極酸化法などの方法、ゲート 電極については蒸着法、画素電極については蒸着法、浸 漬法などでもよい。また、半導体膜5の表面には、高不 純物濃度の半導体膜、すなわち導電性を有するコンタク ト層が形成されている。このコンタクト層の形成は、真 性半導体膜を形成したのちに不純物が含まれた半導体膜 を積層する方法、または真性半導体膜の表面に不純物イ オンを打ち込んで形成する方法を用いることにより行わ



れる。

【0016】前記のように形成された積層膜に異物ある いは膜欠陥などが原因でピンホール7が発生することが あり、その発生したピンホール7による不具合を除去す るために、図1 (b) に示されるようにポジ型レジスト 8を塗布する。発生するピンホール7は、通常直径が 0. 5~5 μ m程度であるから、液状であるポジ型レジ スト8は容易にピンホール内に入り込む。塗布する厚さ はピンホールの深さより深くすることが好ましく、0.  $5 \sim 1$ .  $6 \mu m$ 、さらに好ましくは0.  $5 \sim 1$ .  $0 \mu m$  10 ンホール7 a もポジ型レジスト8 a が埋まっているた 程度である。厚すぎるとレジスト全体の厚さに対するピ ンホールの深さの比率が小さくなり、ピンホール部だけ 露光されなくするコントロールが難しく、ピンホール内 部のレジストも現像されてしまい易くなり、薄すぎると 光照射量のコントロールが困難だからである。塗布の方 法としては、スピンコート法、ロールコート法、浸漬法 などの既知の方法を用いることができる。なかでもピン ホール内に埋め込むという目的からはスピンコート法、 ロールコート法が好ましい。

【0017】つぎに、90~130℃、1.5~30分 20 程度のプリベークの完了した前記基板1に対して、ステ ッパ、ミラープロジェクション、プロキシミティー法の 露光機を用いて図1 (c) に示されるように全面に光照 射を行う。この光照射の量は、塗布した所定の膜厚を現 像するのに必要分のみとする。たとえば、塗布されたレ ジストの光照射エネルギー量と現像後のレジスト膜厚の 関係を図3に示す。図3には塗布されたポジ型レジスト 膜の厚さが1.6μm (図3のΡ)、1.0μm (図3 O(R) = O(R) = O(R) のときのそれぞれの感 度曲線の一例が示されており、それぞれの照射エネルギ 30 一量の露光後に90秒の現像を行ったときの残存するレ ジスト膜の厚さの関係が示されている。 たとえば、図3 において、塗布されたレジスト膜が1. 6 μ mの膜厚の とき、1 m J / c m 2以下の照射エネルギーでは現像し ても全然減らず、1.6 μmのまま (図3のA参照) で、この膜厚分をすべて感光するためには、46m 1/ cm² (図3のB参照) の光エネルギーを照射する必要 がある。すなわち、通常のパターン形成ではこの感度曲 線のばあい、46mJ/cm2の1.5~2倍程度のエ ネルギーの光を照射して完全に現像されるように露光す 40 るが、本発明ではこの光照射の量をコントロールし、感 光されるべき膜厚分の光の量だけ照射することにより、 図2(d)に示されるように、積層膜中に発生したピン ホール7a、7bに埋め込まれたポジ型レジスト8aは 感光されず、現像処理を行ったあとでも残存する。現像 後は、ホットプレート、あるいは、コンベクションタイ プのオーブンを用いて100~200℃の温度でハード ベークを施す。もちろんベークは前記方法のみならず、 遠紫外線を用いたベーク方式を採用してもよい。前記処 理ののち、図2 (e) に示されるようにスパッタ法、蒸 50

着法などを用いてソース/ドレイン電極9を形成するた めのゲート電極と同様の金属膜を堆積し、フォトリソグ ラフィ法でパターニングを行う。

【0018】本発明によれば、ピンホール7a、7b内 にポジ型レジスト8aが埋め込まれているため、ソース /ドレイン電極9用のアルミニウム膜を堆積したのちの パターニングのためレジスト膜を現像する際に現像液が ピンホール7bを経て画素電極4まで侵入し、画素電極 4を腐蝕することは起らない。またTFT側に生じたピ め、ソース/ドレイン電極9用のアルミニウムは侵入せ ず、ドレイン電極9とゲート電極2のショートを防止す

【0019】 [実施例2] 図4を参照しながら本発明の 積層膜パターンの形成法の第2の実施例について説明す

【0020】本実施例は上部導電膜が形成される部分の みの第1のレジストであるポジ型レジストを露光して現 像処理し、他のところはポジ型レジストを残存させたま まで上部導電膜の材料である金属を堆積し、上部導電膜 のパターニング後に上部導電膜のエッチングにより露出 したポジ型レジストも除去するものである。

【0021】まず図1 (a) および図1 (b) に示され るように、実施例1と同様に各膜を積層し、その表面に ポジ型レジスト膜8を塗布形成する。ついで図4 (f) に示されるように、上部導電膜であるソース/ドレイン 電極9が形成される部位のみに露光する。すなわち、プ リベークの完了した前記基板に対して、ステッパ、ミラ ープロジェクション、プロキシミティー法などの露光機 を用いて、ソース/ドレインパターンのリバーサルイメ ージを焼きつける。このときの光照射量は実施例1と同 様に前記ポジ型レジストの膜厚分だけが現像されるよう にコントロールする。引き続き現像処理を施し100~ 200℃のベーク処理ののち、ソース/ドレイン電極9 を形成するための金属を堆積する(図4(g)参照)。 第2のレジストを設けバターニングする所定の方法を用 いてソース/ドレイン電極9を形成したのち、ウエット 法、あるいはプラズマを用いた方法で第2のレジスト除 去を行う。このとき、ソース/ドレイン電極9の形成前 に設けられた第1のレジストであるポジ型レジスト膜8 も同時に除去する (図4 (h) 参照)。

【0022】本実施例によれば、上層導電膜のパターニ ングの際に電極や配線の形成部以外にはレジスト膜が設 けられているため、現像液やエッチング液から完全に保 護することができ、下部導電膜の腐蝕などに対して一層 の防止効果が働く。

【0023】さらに一般に金属膜とITO膜では光の反 射率などが異なるため、同じ厚さのレジスト膜で、同じ エネルギー量の光を照射しても現像される膜厚が異な り、ゲート電極上のピンホール内のレジストと画素電極





上のピンホール内のレジストとが全く同じ条件で現像さ れないように露光することは難しいが、本実施例によれ ば、画素電極上のレジスト膜を残存させておくことがで きるため、ゲート電極上のみで光の照射量をコントロー ルすることができ、下地の反射率の差によるピンホール 内に残存するレジストの量の差を防ぐことができる。

【0024】前記各実施例ではTFTおよび画素電極部 の積層膜のピンホールについて説明したが、本発明はゲ ート配線とソース配線間の絶縁膜に生じるピンホールな ど導電膜が積層されるばあいに適用できる。

## [0025]

【発明の効果】以上のように本発明をTFT-LCDプ ロセスに採用すると、膜中に発生したピンホールによる ショート欠陥の発生が激減し、TFT-LCDの歩留り を大きく向上することができる。

【0026】またクリーン化を際限なく行う必要がない ため、大きな基板から一度に多数個のLCDを作ること ができ、作業能率が向上してコストを低下させることが できる。

## 【図面の簡単な説明】

【図1】 本発明の積層導電膜パターンの形成法の一実 施例の製造工程を示す断面説明図である。

本発明の積層導電膜パターンの形成法の一実 施例の製造工程を示す断面説明図である。

ポジ型レジストの感度曲線の一例を示すグラ 【図3】 フである。


【図4】 本発明の積層導電膜パターンの形成法の他の 10 実施例の製造工程を示す断面説明図である。


【図5】 TFT-LCDの一方の基板に形成される一 画素分のTFT、画素電極、配線部の平面図および断面 図である。


## 【符号の説明】

1 絶縁性透明基板、2 ゲート電極、3 ゲート絶縁 膜、4 画素電極、5 半導体膜、6 絶縁膜、7、7 a、7b ピンホール、8 ポジ型レジスト膜、9 ソ ース/ドレイン電極。

【図1】







## 【図2】

